04,10,2026 2vistas
Recientemente, el Grupo de investigación del Profesor Hu yizhe de la escuela de circuitos integrados de la Universidad de Ciencia y tecnología de China ha logrado avances importantes en la investigación de chips ADC basados en vco - de alta velocidad. El Equipo propuso una nueva arquitectura de convertidor analógico - digital (r - rvco - ADC basada) basada en osciladores controlados por tensión de anillo resecable, que logró una conversión de datos de alto rendimiento con una tasa de muestreo máxima de 2,5 GS / s, rompiendo los cuellos de botella clave de las arquitecturas relacionadas en aplicaciones de alta velocidad. Los resultados de la investigación se titulan "a 0.5 – 2.5-gs / S resettable Ring - vco - base ADC Eliminating Quantum - noise shaping" y se publican en la prestigiosa revista internacional en el campo de los circuitos integrados "ieee Journal of Solid - State circuits" (jssc).
Con el rápido desarrollo de la inteligencia artificial (ia) y la tecnología de interconexión inalámbrica y por cable de alta velocidad, la demanda de convertidor analógico - digital de alta velocidad (adc) para el procesamiento de señales de ancho de banda de GHz es cada vez más urgente. Al mismo tiempo, los procesos CMOS avanzados continúan evolucionando hacia la dirección de baja tensión y alta integración, y las arquitecturas ADC tradicionales que dependen de amplificadores analógicos se enfrentan a graves desafíos en términos de velocidad, consumo de energía y escalabilidad del proceso. Por lo tanto, el convertidor analógico - digital (vco - ADC basado en osciladores controlados por tensión) se está convirtiendo en una dirección técnica importante para lograr la conversión de datos de alto rendimiento gracias a su alta digitalización, estructura simple y buena adaptabilidad a la tecnología avanzada. Sin embargo, su frecuencia de Trabajo ha sido difícil de romper el cuello de botella de la clase GHz durante mucho tiempo, lo que se ha convertido en un problema clave que restringe el desarrollo ulterior de este tipo de arquitectura.
En respuesta al efecto integral del ruido de fase y el ruido cuantitativo limitado que enfrentan los ADC tradicionales basados en vco en las condiciones de muestreo de nyquist, el equipo de investigación llevó a cabo una investigación sistemática desde dos niveles: análisis teórico y diseño arquitectónico. El Equipo estableció un modelo unificado de nivel de comportamiento y un marco de análisis de ruido, realizó un modelado equivalente y una deducción de ruido de varios tipos de ADC basados es es en vco, y reveló los cuellos de botella clave que restringen el aumento de la velocidad de muestreo de ADC basados es en vco. En consecuencia, el Equipo propuso una estructura ADC de anillo abierto de tiempo discreto R - rvco - basada, que puede inhibir eficazmente el efecto integral del ruido de fase sin un diferenciador adicional introduciendo características de transmisión diferencial dentro del vco, evitando al mismo tiempo la conformación cuantitativa del ruido en la banda Nyquist y aumentando la relación señal - ruido en aproximadamente 3 db.
Además, la arquitectura no requiere módulos diferenciales digitales, lo que mejora aún más la tolerancia y la robustez general del sistema a la metaestabilidad del desencadenador. En términos de implementación del circuito, el Equipo propuso una tecnología de reinicio adaptativa para lograr una coincidencia precisa entre el voltaje de reinicio vco y el Swing oscilante; Al mismo tiempo, se introducen la estructura de amortiguación del interruptor dinámico y la tecnología de plegado de fase en el Cuantificador grueso y el Cuantificador fino, respectivamente, para mejorar la eficiencia de la extracción de fase y reducir efectivamente los gastos de hardware. El chip se basa en la implementación del proceso CMOS de 22 nm, con un área central de solo 00022 mm, y admite un rango de velocidad de muestreo de 500 MS / s a 2,5 GS / S. A una tasa de muestreo de 2 GS / s, la relación de distorsión señal - ruido medida (sndr) alcanzó los 39,1 db, y el índice de eficiencia energética de Walden (fom w) fue tan bajo como 31,3 FJ / conv. - step.
Lu tao, estudiante de doctorado de la escuela de circuitos integrados, es el primer autor de la tesis y Hu yizhe es el autor de la comunicación. El trabajo de investigación fue apoyado por el laboratorio clave de Ciencia y tecnología de circuitos integrados de anhui.
